



1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-275437

(43)Date of publication of

22.10.1993

application:

(51)Int,Cl.

H01L 21/331

H01L 29/73

(21)Application

04-066125

(71)

FUJITSU LTD

number:

Applicant:

(22) Date of filing: 24.03.1992


(72)Inventor: KURITA KAZUYUKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To increase the operating speed of a bipolar transistor which operates at a superhigh speed by making the base of the transistor shallower, suppressing the occurrence of a Kirk effect, and reducing the resistance of each section and capacitance of the transistor.

CONSTITUTION: A first conductivity type high-concentration collector layer 24, second conductivity type high-concentration base layer 26, non-doped semiconductor layer 28, and high-melting point metal silicide layer 30 are successively formed on a first conductivity type low-concentration collector layer 14 formed on a semiconductor substrate 10. Then an insulating layer 32 is formed on the metal silicide layer 30 and an opening reaching the semiconductor layer 28 is formed through the silicide layer 30 and insulating layer 32. Thereafter, a first conductivity type emitter layer 38 is formed by diffusing impurities into the base layer 26 though the opening.



(19) B 本四特新 (J P) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-275437

(45)公開日 平成5年(1993)10月22日

(51)Int.CL*

識別記号

厅内整理番号

FI

技術表示物所

H 0 1 L 21/831 29/73

7377-4M

HOIL 29/72

審査器求 未請求 高水項の数8(全 9 頁)

(21)出顯番号

特膜平4-66125

(22)出期日

平成 4 年(1992) 3 月24日

(71)出版人 000005223

第士通锋式会社

种奈川原川崎市中原区上小田中1015番地

(72)発明者 梨田 和行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社內


(74)代理人 弁理士 北野 好人

(54) [発明の名称] 半導体装置及びその製造方法

(67) 【要約1

【目的】本発明は、超高遊動作するパイポーラトランジ スタに関し、ペースのシャロー化、カーク効果の抑制、 各部の抵抗や容量の低減を実現して動作速度の高速化を 実現できるパイポーラトランジスタを提供することを目 的とする。

【構成】半導体基板10上に形成された第1導電型低機 度コレタタ帰14上に第1導電型高濃度コレクタ勝 2 4、第2導電型高騰度ベース層26、ノンドーブ半導体 署28、高級系金属シリサイド層30が積層されてい る。高融点金属シリサイド層30上には絶縁層32が形 成され、高融点金属ンリサイド層30と絶縁層32にノ ンドープ半導体圏28に造する側口部が形成され、開口 部を介して第2等電型高速度ペース層26内に不純物を 拡散して第1 毒薬型エミック層38 が形成されている。



[網路の地離特件]

【請水項1】 半導体基板と、

前記半導体基板上に形成された第1等電型低激度コレク ク類と、

前記第1導電整低機度コレクタ層上に形成された第1等 電型高機度コレクタ層と、

前配第1等電型高級度コレクタ層上に形成された第2等 電型高速度ペース層と、

前記第2導電型高騰度ペース層上に形成され、開口部が 形成された絶縁層と、

的記範線署の隣日報から的記第3等電型高騰度ペース層 内に第1等電型の不純物を拡散して形成された第1等電 型エミック層とを有することを特徴とする半導体装置。

【請求項2】 請求項1定数の半導体装置において。

前記第2等電型高濃度ペース層上に形成され、高麗点金 異又は高麗点金属シリサイドからなるペース引出電極層 を更に有することを特徴とする半導体装置。

【請求項3】 請求項1又は2記録の半導体装置において、

前記絶縁層の閉口等を介して前記第2尊電型高濃度ペース層にコンタクトし、第1尊電型の不純物を拡散するための多結晶シリコン層を更に有し、

第紀多結晶シリコン層を他の領域で抵抗素子層として用いることを特徴とする半線体装置。

【請求項4】 シリコン蒸板上に第1導電型低機度コレクタ層をエピタキシャル成長する第1の工程と、

前記第1等電型鉄鐵度コレクタ展上に第1等電型高機度 コレクタ層と第3等電型高機度ペース層を順々にエピタ キシャル成長する第2の工程と、

前記第2等電型高濃度ペース層上に絶縁層を形成する第 3の工程と、

エミック形成領域の前記絶縁層をエッテンク除去して、 前記第2等電型高級度ペースとコンタクトするための開 自然を形成する第4の工程と。

前紀隣口部を介して前記第2導電型高濃度バース層にコ ンタクトする多結晶シリコン層を形成する第5の工程 と、

前記多結晶シリコン層から前記第2 再超型與機度パース 層内に不純物を拡散して第1 導電型エミッタ層を形成す る第6 の工程とを有することを特徴とする半導体装置の 製造力法。

【請求項5】 請求項4記載の半導体装置の製造方法において、

前記第2の工程の後、南記第3の工程の前に、前記第2 専選型高級度ペース層上に高級点金級又は高級点金級シ リサイドからなるペース引出電極層を形成する工程を更 に有することを特徴とする半導体装置の製造方法。

【請求項 6】 請求項4又は5記載の半導件装置の製造 方法において。

前記第2の工程で、前記第2等電型高騰度ペース層上に

不総物が添加されていないノンドーブ半導体層を更に積 ※し、

前記第4の工程で、前記第2導電型高騰度ベース層に達することなく前記ノンドープ半導体層の途中の深さまで 前記開口部を形成し、

前記第5の工程で、前記開口部を介して前記ノンドープ 半導体層にコンタクトする多結晶シリコン層を形成し、 前記第6の工程で、前記多結晶シリコン層から前記ノン ドープ半導体層を介して前記第2等電型高濃度ベース層 内に不認物を拡散することを特徴とする半導体装置の製 造方法。

[発明の詳細な説明]

[0.001]

【産業上の利用分野】本発明は平導体基礎、特に超高速動作するバイボーラトランジスタ及びその製造方法に関する。近年の情報化社会の発達に伴い。汎用大型コンビュータ、スーパーコンピュータ、BWS、LSIデスタ等の分野で超高速デバイスへの緊塞が益々強くなっている。これらの分野は、低消費能力、高速動作、大規模集積回路であるCMOSデバイスが求められる分野とは異なり、高消費能力、超高速動作、中規模集積回路であるパイポーラトランジスタ集積回路が求められている。しかしながら、近年のバイボーラトランジスタ集積回路が求められている。しかしながら、近年のバイボーラトランジスタ集積回路は、高消費能力の割りにはデバイスの高速化が顕打ちの状況にあり、更なる高速動作可能なバイボーラトランジスタの製造技術の確立が望まれている。

[0002]

【発来の技術】バイポーラトランジスタ集積回路をセルフアラインにより製造する製造技術として、ESPER (Enitter based Selfaligened Structure with Polysi HiconElectrode and Resister) プロセス等が提案され、バイポーラトランジスタの高速化に向けて研究開発が精力的に行われている。

【0003】 従来の製造技術によるセルフアライン整パイポーラトランジスタの高速化に向けての影影等項としては次のようなものがある。第1にはベースのシャロー化である。パイポーラトランジスタを高速化するにはベースを狭くする必要があるが、従来の製造方法では不純物をイオン注入することによりベース層を形成していたため、イオン往入エネルギを約10keVと展界まで低くしてもベース層が200~300mもの厚さになってしまう。しかもその後の熱処理工程により不純物が拡散してベース層が更に厚くなり、バース層を十分薄くすることが困難であった。

【0004】第2にはカーク(Kirk)効果の綿鎖である。一般にバイボーラトランジスタのエミッタ電流を増やしていくと、比例して遮断周波数も高くなっていくが、電流が大きくなるとベースの押し出し効果によりベース編が実効的に拡がってしまい遮断周波数が低くなってしまう。これをカータ効果といい、バイボーラトラン

ジスタの高速化に対する極密になっており、このカーク 効果を抑制することが望まれている。

【0005】第3には内部ペース、外部ペース、引き出しペースのシース抵抗の低減、ジャンクション容量の低減、コンタクト抵抗の低減である。一般にパイポーラトランジスタの動作速度は、トランジスタ内部の抵抗による遅延時間とキャパンタの充放電時間に依存している。したがって、これら抵抗や容量を低減してトランジスタの動作速度を向上させることが選まれている。

[0006]

【発明が解決しようとする課題】このように、バイボーラトランジスタを高速化するためには、ベースのシャロ一化、カーク効果の抑制。各部の抵抗や容量の低減が望まれているにもかかわらず、従来の技術ではいまだ十分ではなく、バイポーラトランジスタの高速化が照打ちの状況にあった。

【0007】本発明の目的は、ベースのシャロー化、カ 一ク効果の抑制、各部の抵抗や容量の低減を実現して動 作速度の高速化を実現できる半導体装置及びその製造方 途を提供することにある。

100081

【課題を解決するための手段】上記目的は、半導体基板 と、南記半導体基板上に形成された第1 将電型低機度コ レクタ層と、前記第1等電型低機度コレクタ層上に形成 された第1等電型高機度コレクタ層と、前記第1等電型 高機度コレクタ層上に形成された第2 等電型高機度ベー ス層と、前記第2 導電型高機度ベース層上に形成され、 閉口部が形成された絶線層と、前記絶線層の提口部から 前記第2 再電型高機度ベース層内に第1 再電型の不純物 を拡散して形成された第1 得電型エミッタ層とを有する ことを特像とする半導体接近によって達成される。

【6909】上記員的は、シリコン基板上に第1導電型低級度コレクタ場をエピタキシャル成長する第1の工程と、前記第1導電型低機度コレクタ場上に第1導電型高級度コレクタ場と第2導電型高級度ペース層を順々にエピタキシャル成長する第3の工程と、前記第2導電型高級度ペースとコンタクトするための傾口部を形成する第4の工程と、前記開口部を介して前記第2導電型高級度ペースとコンタクトするための傾口部を形成する第4の工程と、前記開口部を介して前記第2導電型高級度ペース層にコンククトする多結晶シリコン層を形成する第5の工程と、前記多結晶シリコン層から前記第2導電型高級度ペース層内に不純物を拡散して第1導電型エミッタ層を形成する第6の工程とを有することを特徴とする半導体装置の製造方法によって流成される。

100101

【作用】本発明によれば、エピタキシャル成長により第 2 薄電漿高騰度ペース層を形成しているので、イオン注 入により形成する場合に比べてペース層を薄く形成する ことができ、ペースのシャロー化を実現できる。また、本発明によれば、第1導電型低機度コレクタ扇と第1導電型高機度コレクタ扇と第2導電型高機度ペース層と第1導電型エミッタ隔という業子構造によりペース層に高機度コレクタ層が接合されているので。エミッタ電流の増大によるペースの押し出し効果を低減させてカーク効果を持続することができる。

[0011]

【実施例】本発明の一実施例による半導体装置を図1及び図2を用いて説明する。図2は半導体装置の平面図であり、図1は半導体装置のX-X' 線及びY-Y' 線断面図である。p型シリコン蒸板10上にエピタキシャル成長されたn+型埋込み高器度隔12が設けられ、n+型埋込みエピタキシャル層12上にエピタキシャル成長されたn-型エピタキシャル層12上にエピタキシャル層12とn-型エピタキシャル層14は、シリコン酸化酸16内に多額品シリコン18が埋込まれたU落によりトランジスタ素子領域を分離している。トランジスタ素子領域を分離している。トランジスタ素子領域を分離している。トランジスタ素子領域を分離している。トランジスタ素子領域のでは、n+型埋込みエピタキシャル層14が低濃度コレクタ圏となり。n-惣エピタキシャル層14が低濃度コレクタ圏となり。n-惣エピタキシャル層14が低濃度コレクタ網となる。

【0013】トランジスタ素子領域内はも0008後による選択機化験20によりベースエミッタ領域とコレクタ引出領域が固定されている。コレクタ引出領域ではロー型エピタキシャル層14内にn+型提込みエピタキシャル層12に連続するn+型コレクタ引出領域22が形成されている。トランジスタ業子領域内のn-型エピタキシャル層14上には、不純物圏度が2×10¹⁰~1×10¹⁰ cm⁻³で約100nm厚のn+型エピタキシャル層24、不純物圏度が1E18~1E19cm⁻³で約70nm厚のp+型エピタキシャル層26、約50nm厚のノンドープのアモレファンシリコン層28が積層されている。n+型エピタキシャル層24が高圏度コレクタ層となり、p+型エピタキシャル層26がベース層となる。

【0014】このアモルファスシリコン圏28上にはスパック法又はCVD法による約100nm群のタングステン又はタングステンシリサイド層30が形成されている。変に全面に約150nm厚のCVD酸化膜32が形成されている。ベースエミッタ領域内の附定領域のCVD酸化膜32、タングステンシリサイト圏30、アモルファスシリコン層28がエッチング除去され閉口部が形成されている。この棚口部はアモルファスシリコン圏28の途中の深さまで形成されている。例印部の側壁にはサイドウォール酸化膜34が形成され、タングステンシリサイド層30の側面を覆っている。

【0015】 閉口部内にはアモルファスシリコン圏 28 とサイドウォール酸化酸34上に不純物液度が1×10 ²⁶~1×10²¹cm⁻³の多結晶シリコン層36が形成さ れている。この多結晶シリコン層36からベース層であるp+型エピタキシャル層26に熱拡撃により不締物が 添加されてエミッタ層38が形成されている。なお、ト ランジスタ業子領域以外の領域において多結晶シリコン 層36を形成することにより、抵抗素子を同時に形成で きる。

【0016】CVD酸化粧32及び多結品シリコン樹36上にはCVD酸化粧40が形成されている。CVD酸化粧40が形成されている。CVD酸化粧40のコレクタ引出領域、ベースエミッタ領域、ベース引出領域には開口部が形成されている。コレクタ引出領域には開口部を介してタングステンシリサイド圏30にコンタクトするコレクタ道機42が形成され、ベース引出領域には開口部を介してタングステンシリサイド 園30にコンタクトするペース電極46が形成されている。

【0017】なお、多結晶シリコン層36による抵抗素 子にも必要に応じてCVD酸化酸40に関ロ部が形成され、この間口部を介して多結晶シリコン層36にコンタクトする抵抗電線48が形成されている。このように本変施例によれば、エピタキシャル層をベース層としているので、薄いベース層を形成することができ、ベースのシャコー化を実現できる。

【9018】また、本実施例によれば、低濃度コレクタ 履と高騰度コレクタ層と高騰度ペース層とエミッタ層により n-n+-p+-nという素子構造になり、ベース 層に高騰度コレクタ層が接合されているので、ベース層 の押し出し効果を低減させてカーク効果を抑制することができる。さらに、本実施例によれば、ベース引出電極 としてベース層上に抵抗の低いタングステン又はタングステンシリサイド層を積層したのでベース引出抵抗を低減することができる。

【0019】次に、本発明の一実施例による字導体装置 の製造方法を図3万至図7を用いて説明する。まず、p ②シリコン基板10上にn+型型込み高濃度屬12、n 型エピクキシャル端14をエピタキシャル成長する。 続いて、n-標エピタキシャル層14上にCVD法によ **リンリコン変化線(図示せず)を形成する。続いて、全** 面にレジスト層 (関示せず) を塗布し、U灌形成領域が 関ロするようにパターニングする。パターニングされた レジスト層をマスクとしてシリコン変化線、5-型エビ タキシャル層 1 4、 カト型埋込み高級皮層 1 2 をエッチ ングしてp型シリコン蒸飯10上に達する日韓を形成す る。続いて、U溝内壁を酸化してシリコン酸化酸16を 形成し、豆腐内に多結晶シリコン18を埋め込む。続い て、トランジスク素子領域内のペースエミッタ領域とコ レクタ引出領域以外のシリコン窒化膜を除去し、LOC OS法により選択級化隊20を形成する。続いて、シリ コン催化膜を除去し、コレクタ引出領域から不純物をイ

オン注入してロ+型埋込みエピタキシャル層12に連続 する n + 型コレクタ引出領域22を形成する(図3)。 【0020】次に、低級エピタキシー装置(基本圧力: 1E9Torr、エピタキシャル成長温度:800℃、 $Si_2H_0 = 200$ secm, $H_2 = 101$ secm, 1 Torr) により、n-型エピタキシャル盤14上 に、不純物機度が2×10¹⁶~1×10¹⁷m⁻³で約10 0 n m厚のn+型エピタキシャル綴24と、不純物激度 が1E18~1E19cm⁻³で約70nm厚のp+型エ ピタキシャル綴26を順次エピタキシャル成長し、p+ 製エピタキシャル撥26上に、Si、H。==50scc m、0.5Totrの条件で約50nm厚のノンドーブ のアモルファスシリコン隔28を成長する。続いて、ア モルファスシリコン層28上にスパッグ法又はCVD法 により約100nm厚のタングステン又はタングステン シリサイド隔30を堆積する(図4)。

【0021】次に、金面に約150nm厚のCVD酸化 膜32を形成し、ベースエミッタ領域内の所定領域のC VD酸化膜32、タングステンシリサイト層30、アモ ルファスシリコン層28をエッチング除表して約0、6 μm幅の開口部50を形成する。第日部50を形成する 漆のエッチングの停止制御としては、アモルファスシリ コン層28中で停止するように制御すればよい。緩い て、金面に約150nm厚のシリコン酸化度(図示せ ず)を形成し、RIEにより全面を異方性エッチングし て、開口部50の個際にサイドウォール酸化整34を形 成し、タングステンシリサイド層30の側面を優って絶 綾する(図5)。これにより開口部50内に約0、2ヵ m幅のエミック窓が形成されることになる。

【0032】次に、金面に約100m 原の多額品シリコン総36を成長し、トランジスタ素子領域内のパースエミッタ領域とトランジスタ素子領域外の抵抗素子領域に終存させるようにパターニングする。続いて、ペースエミッタ領域上の多額品シリコン器36にドーズ量1516cm²のAsをイオン注入する。続いて、抵抗素子領域の多額品シリコン器36に必要に応じてり製又はn型の不純物をイオン注入する。続いて、約1000℃で約30分間の熱処理を行ない、トランジスタ素子領域内のペースエミッタ領域の多額品シリコン器36からp+型エピタキシャル器26内に不純物を拡散してエミッタ器38を形成すると共に、抵抗素子領域の多額品シリコン器36全活性化する(図6)。

【0023】次に、金簡にCVD法によりCVD酸化膜40を堆積する。続いて、CVD酸化膜40上にレジスト層(関帯せず)を形成し、コレクタ引出領域に、ペースエミッタ領域、ペース引出領域、抵抗場子領域が開口するようにパターニングする。続いて、パターニングされたレジスト層をマスクとしてCVD酸化膜40、32をエッチングすることにより、コレクタ引出領域にタングスサンシリサイド層30に達する調口部52と、ペー

スエミッタ領域に多結晶シリコン層36に達する関ロ部 54と、ベース引出領域にタングステンシリサイド層3 0に達する側口部56と、抵抗素子領域に多結晶シリコン層36に達する側口部58とを形成する(図7)。

【9024】次に、スパッタ法により金間にアルミニウム電極層を堆積した後にパターニングして、コレクタ別 出額域において隣口部52を介してタングステンシリサイド層30にコンタクトするコレクタ電極42を形成 し、パースエミッタ領域において側口部54を介して多結品シリコン層36にコンタクトするエミッタ電極44を形成し、ベース引出領域において開口部56を介してタングステンシリサイド層30にコンタクトするペース電極46を形成し、抵抗素子領域において開口部58を介して多結品シリコン層36にコンタクトする抵抗電極48を形成して、半導体装置を完成する(図1)。

【0025】このように本実施例によれば、ベース層としてのp+型エピタキシャル層上にノンドープのアモルファスシリコン層を形成したので、エミッタドライブのための開口部を形成する際に、アモルファスシリコン層中であればどこでエッチングを停止させても、その後のエミッタドライブにより形成されるエミッタ領域及びベース領域の厚さが変化しないので、エッチング停止制御を維格に行うことなく、特性のばらつきの少ない半導体装置を製造することができる。

【0026】本発明は上記実施例に限らず種々の変形が 可能である。例えば、上記実施例ではパース引出電極と してタングステン又はタングステンシリサイドを用いた が、チタン、グンタル等の高級点金属又は高級点金属シ リサイドを用いてもよい。

[0027]

【発明の効果】以上の適り、本発明によれば、エピクキシャル成長により第2時電型高級度ベース層を形成しているので、イオン社人により形成する場合に比べてベース層を薄く形成することができ、ベースのシャロー化を実現できる。また、第1導電型低級度コレクタ層と第1 準電型高級度コレクタ層と第2 報電型高級度ベース層と第1 葬電型工ミッタ層という弟子構造によりベース層に高級度コレクタ層が接合されているので、エミッタ電流の増大によるベースの押し担し効果を低減させてカーク

効果を抑制することができる。

【図面の簡単な説明】

【図1】本発明の一実施例による半導体装置の樹面図である。

【図2】本発明の一実施例による半導体装置の平面阀で ある。

【図3】本発明の一実施例による半導体装置の製造方法の工程図(その1)である。

【図4】本発明の一実施例による半導体装置の製造方法の工程図(その2)である。

【図5】本発明の一実施例による半導体装置の製造方法の工程図(その3)である。

【図 6 】本発明の一実施例による半導体装置の製造方法の工程図(その4)である。

【図7】本美明の一案施領による半等体装置の製造方法の工程図(その5)である。


【符号の説明】


- 10…p型シリコン蒸板
- 12 m+ 型埋込み高騰度層
- 1-4…n~型エピタキシャル器
- 16…シリコン酸化酸
- 18…多結晶シリコン
- 20一選択酸化酶
- 22…n+型コレクタ引出領域
- 24mn+型エピタキシャル層
- 26…p+型エピタキシャル機
- 28…アモルファスシリコン層
- 30 ータングステンシリサイド層
- 32…CVD酸化酸
- 34ーサイドウォール酸化膜
- 36…多結晶シリコン層
- 38…エミッタ圏
- 40…CVD酸化酸
- 42…コレクタ鐵板
- 44…エミッタ電極
- 46…ペース電極
- 4.8…抵抗電極
- 50, 52, 54, 56, 58-幾日務

(M1)

[M2]


本発明の一度施例による半海体装置の平置図







本発明の一家族例による半導体装置の製造方法の工程図(その1)

本発明の一実施例による半導体装置の製造方法の工程図(その2)






本発明の一実施例による半導体装置の製造方法の工程図(その3)



本発明の一実施例による半導体装置の製造方法の工程図(その4)



本発明の一実施例による半導体装置の製造方法の工程図(その5)

